This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

2001-176262

(43) Date of publication of application: 29.06.2001

(51)Int.CI.

G11C 7/00

(21)Application number: 11-360248

MAR 0 5 2002

(71) Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

20.12.1999

(72)Inventor: MIYAMOTO YUICHIRO

MASUNO TAKASHI


(54) ASYNCHRONOUS FIFO CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a FIFO circuit capable of surely writing/reading data without any malfunction and having

a simple circuit configuration.

SOLUTION: When data WDATA are written at the address of a memory 6 indicated by a write pointer 1, the pointer 1 adds one unless the memory 6 is in a full state. When data RDATA are read out from the address of the memory 6 indicated by a read pointer 2, the pointer 2 and a previous read pointer 12 add one unless the memory 6 is not in an empty state. However, the address indicated by the pointer 12 is one address this side of the address indicated by the pointer 2. The empty state is detected when the addresses indicated by the pointers 1 and 2 are coincident with each other. The full state is detected when the addresses indicated by the pointers 1 and 12 are coincident with each other.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

1

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-176262 (P2001-176262A)

(43)公開日 平成13年6月29日(2001.6.29)

(51) Int.Cl.

鐵別記号

FΙ

テーマコード(参考)

G11C 7/00

3 1 8

G11C 7/00

318A

審査請求 未請求 請求項の数5 OL (全 11 頁)


(21)出願番号	特願平11-360248	(71) 出願人	000005821 松下電器産業株式会社
(22)出顯日	平成11年12月20日(1999.12.20)		大阪府門真市大字門真1006番地
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	宮本 裕一郎
	ı		大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(72)発明者	増野 貴司
		·	大阪府門真市大字門真1006番地 松下電器
	•		産業株式会社内
	•	(74)代理人	100097445
			弁理士 岩橋 文雄 (外2名)

(54) 【発明の名称】 非同期FIFO回路

(57)【要約】

【課題】 データの書き込み、読み出しを誤動作するととなく確実に行うことかできる回路構成の簡単なFIF 〇回路を提供すること。

【解決手段】 ライト・ポインタ1が示すメモリ6のアドレスにデータWDATA が書き込まれた時、ライト・ポインタ1は、メモリ6がフル状態でない限り、1加算する。リード・ポインタ2が示すメモリ6のアドレスからデータRDATAが読み出された時、リード・ポインタ2とプリービアス・リード・ポインタ12は、メモリ6がエンプティ状態でない限り、1加算する。但し、ブリービアス・リード・ポインタ12が示すアドレスは、リード・ポインタ2が示すアドレスの、1つ手前である。ライト・ポインタ1とリード・ポインタ2の一致でエンプティ状態を検出する。ライト・ポインタ1とブリービアス・リード・ポインタ12の一致でフル状態を検出する。



【特許請求の範囲】

【請求項1】Nを整数として2"ワードのアドレスを持 つメモリと、前記メモリがフル状態でない場合、前記メ モリヘデータの書き込みが完了した時に1加算するライ ト・ポインタと、前記メモリがエンプティ状態でない場 合、前記メモリからデータの読み出しが完了した時に 1 加算するリード・ポインタと、前記メモリがエンプティ 状態でない場合、前記メモリからデータの読み出しが完 了したときに1加算し、常に前記リード・ポインタの値 から1減算した値を出力するプリービアス・リード・ポ 10 インタと、前記ライト・ポインタの値と前記リード・ポ インタの値の一致により前記メモリのエンプティ状態を 検出するエンプティ・フラグ作成回路と、前記ライト・ ポインタの値と前記プリーピアス・リード・ポインタの 値の一致により前記メモリのフル状態を検出するフル・ フラグ作成回路と、前記ライト・ポインタの値をデコー ドしたアドレスへのみデータの書き込みを許可するライ ト・ポインタ・デコーダと、前記リード・ポインタの値 をデコードしたアドレスからのデータを選択するデータ ・セレクタとを備えた非同期FIFO回路。

1

【請求項2】メモリがエンプティ状態である場合に限っ ては、リード・ポインタに代わってプリーピアス・リー ド・ポインタの値をデコードしたアドレスからのデータ を選択するデータ・セレクタを備えたことを特徴とする 請求項1 に記載の非同期FIFO回路。

【請求項3】外部から与えられる書き込み信号の前縁で フル・フラグ作成回路の出力をラッチし、それがフル状 態を示していない場合、前記書き込み信号の後縁で1加 算するライト・ポインタを備えたことを特徴とする請求 項1または請求項2に記載の非同期FIF〇回路。

【請求項4】外部から与えられる読み出し信号の前縁で エンプティ・フラグ作成回路の出力をラッチし、それが エンプティ状態を示していない場合、前記読み出し信号 のリード・クロックの後縁で1加算するリード・ポイン タおよびプリービアス・リード・ポインタを備えたこと を特徴とする請求項1または請求項2 に記載の非同期F IFO回路。

【請求項5】ライト・ポインタおよびリード・ポインタ およびプリービアス・リード・ポインタをグレイ・コー ド・カウンタにより構成したことを特徴とする請求項 1、2、3または請求項4に記載の非同期FIFO回 路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はFIFO回路(Fi rst In First Out回路、以下、FIF 〇回路と称す) に関し、特に、本発明は、クロック信号 を用いずに書き込み、読み出し動作を確実に行うことが でき、しかも内部にエラー状態を持つことがない回路構 成の簡単な非同期FIFO回路に関するものである。

[0002]

【従来の技術】従来から、メモリと、そのメモリへの書 き込みアドレスを定めるライト・ポインタと、そのメモ リからの読み出しアドレスを定めるリード・ポインタと を備え、上記ライト・ポインタとリード・ポインタの一 致/不一致を検出して、メモリのフル/エンプティ状態 を検出することにより、データの書き込み、読み出しを 制御するF1FO回路が知られている(例えば、特開昭 60-262242号公報参照)。 さらに特開平6-2 8840号公報には、上記特開昭60-262242号 公報により公知となるFIFO回路が持つ欠点、すなわ ち、フル/エンプティー状態を検出する回路が比較的複 雑になるとともに、データの書き込み、読み出しをクロ ック信号に同期させて行っているため、データの書き込 み、読み出し時、特に、書き込み信号、読み出し信号が 同時に発生した場合等において、その動作が不安定にな るという欠点を改善したFIFO回路が公知となってい る。

[0003]

20

【発明が解決しようとする課題】ところが特開平6-2 8840号公報により公知となるFIFO回路にあって は、内部にジョンソン・カウンタを含むために、原理的 に自己回復不能なエラー状態ないしは未定義状態を内部 に持ちうるという課題がある。そのためにエラー状態を 検出してポインタをリセットする回路を内蔵せざるを得 ないという不都合がある。また、メモリのワード数分だ けのフリップフロップを状態保持用に持つため、容量の 大きなメモリを使用する場合には、状態保持用のフリッ プフロップの数が莫大なものになるという課題がある。 【0004】本発明は上記した従来技術の課題を解決す るためになされたものであり、特開平6-28840号 公報により公知となるFIFO回路とは異なる構成によ って、データの書き込み、読み出しを安定に行うことが でき、また、より簡単な回路構成により、メモリのフル **/エンプティ状態を検出することができ、しかも内部に** エラー状態を持つことがないFIFO回路を提供するこ とを目的とする。

[0005]

【課題を解決するための手段】上記課題を解決するた め、本発明の請求項1の発明は、Nを整数として2*ワ ードのアドレスを持つメモリと、メモリがフル状態でな い場合、メモリヘデータの書き込みが完了した時に1加 算するライト・ポインタと、メモリがエンプティ状態で ない場合、メモリからデータの読み出しが完了した時に 1加算するリード・ポインタと、メモリがエンプティ状 態でない場合、メモリからデータの読み出しが完了した ときに1加算し、常にリード・ポインタの値から1減算 した値を出力するプリービアス・リード・ポインタと、 ライト・ポインタの値とリード・ポインタの値の一致に 50 よりメモリのエンプティ状態を検出するエンプティ・フ

ラグ作成回路と、ライト・ポインタの値とブリーピアス・リード・ポインタの値の一致によりメモリのフル状態を検出するフル・フラグ作成回路と、ライト・ポインタの値をデコードしたアドレスへのみデータの書き込みを許可するライト・ポインタ・デコーダと、リード・ポインタの値をデコードしたアドレスからのデータを選択するデータ・セレクタとから構成したものであり、簡単な回路構成によりメモリのフル/エンプティ状態を検出することができ、しかも内部にエラー状態を持つことがない

[0006] 本発明の請求項2の発明は、請求項1の発明において、データ・セレクタがデコードする対象を、メモリがエンプティ状態である場合に限っては、プリービアス・リード・ポインタに変更するものであり、エンプティ状態にあるメモリを読み出すと前回読み出したのと同じデータが出力される。

【0007】本発明の請求項3の発明は、請求項1または請求項2の発明において、外部から与えられる書き込み信号の前縁でフル・フラグ作成回路の出力をラッチし、それがフル状態を示していない場合、書き込み信号の後縁で1加算するライト・ポインタを備えたものであり、加算するか否かの判定を、一定時間前にラッチした値を用いて行うので、判定が安定しライト・ポインタが誤動作することがない。

【0008】本発明の請求項4の発明は、請求項1または請求項2の発明において、外部から与えられる読み出し信号の前縁でエンプティ・フラグ作成回路の出力をラッチし、それがエンプティ状態を示していない場合、前記読み出し信号のリード・クロックの後縁で1加算するリード・ポインタおよびプリービアス・リード・ポインタを備えたものであり、加算するか否かの判定を、一定・時間前にラッチした値を用いて行うので、判定が安定しリード・ポインタもしくはプリービアス・リード・ポインタが誤動作することがない。

【0009】本発明の請求項5の発明は、請求項1、2、3または請求項4の発明において、ライト・ポインタおよびリード・ポインタおよびプリービアス・リード・ポインタをグレイ・コード・カウンタにより構成したものであり、エンプティ・フラグ作成回路の出力もしくはフル・フラグ作成回路の出力にグリッチを生じること 40がない。

[0010]

【発明の実施の形態】以下、本発明の実施の形態について、図2から図8を用いて説明する。

【0011】(実施の形態1)図2は本発明の非同期FIFO回路の一実施の形態を示す図である。図2において、22は後述するメモリ23からデータを読み出す際のアドレスを示すリード・ポインタであり、Nビットのカウンタから構成され、データの読み出しが完了すると、メモリ23がエンプティ状態(以下、単にエンプテ

ィと略記する)でない場合 1 加算する。(2*-1)から 1 加算する場合は、0 化戻る。このため、リード・ポインタ2 2 の値は常に次の読み出しアドレスを示している。

【0012】28はブリービアス・リード・ポインタであり、リード・ポインタ22と同様、Nビットのカウンタから構成され、データの読み出しが完了すると、エンプティでない場合1加算する。(2*-1)から1加算する場合は、0に戻る。ただし初期状態において、リード・ポインタ22が0にリセットされるのに対し、ブリービアス・リード・ポインタ28は(2*-1)にリセットされるので、ブリービアス・リード・ポインタ28 の値は常にリード・ポインタ22が示すアドレスの1つ手前のアドレスを示す。

【0013】22bはリード・ポインタ・セレクタであり、後述するエンプティ・フラグ作成回路25aがEMPTY信号を出力したとき、すなわちエンプティの場合は、プリービアス・リード・ポインタ28の出力を選択し、エンプティでない場合はリード・ポインタ22の出力を選択する。22cはリード・ポインタ・デコーダであり、リード・ポインタ・セレクタ22bの出力をデコードして、メモリ23からデータを読み出す際の選択信号REN0~REN7(以下、これらの信号を一括してRENと表記する)を出力する。

【0014】21はメモリ23へデータを書き込む際のアドレスを示すライト・ポインタであり、Nビットのカウンタから構成され、データの書き込みが完了すると、メモリ23がフル状態(以下、単にフルと昭記する)でない場合1加算する。(2*-1)から1加算する場合は、0に戻る。このため、ライト・ポインタ21の値は常に次の書込みアドレスを示している。

【0015】21cはライト・ポインタ・デコーダであり、ライト・ポインタ21の出力をデコードして書き込み許可信号WENO〜WEN7(以下、これらの信号を一括してWENと表記する)を出力し、メモリ23の所定のアドレスにデータを書き込み可能とする。

【0016】23はメモリであり、本実施の形態では、8ワードのデータを記憶するメモリが示されている。8 = 2'であるから、本実施の形態はN=3の場合である。

【0017】24は8対1セレクタであり、メモリ23 に記憶されたデータの内、リード・ポインタ・デコーダ22cが出力する選択信号RENにより特定のアドレスのデータを選択し、読み出しデータとして外部に出力する。

【0018】25 a はエンプティ・フラグ作成回路であり、ライト・ポインタ21の値とリード・ポインタ22 の値を比較し両者一致した場合、すなわち書き込まれたが読まれていない(以下、未読と表記する)データが無50 い場合、EMPTY信号を出力する。これはエンプティ

を示す。

【0019】25bはフル・フラグ作成回路であり、ラ イト・ポインタ21の値とプリーピアス・リード・ポイ ンタ28の値を比較し両者一致した場合、すなわち未読 データが(2"-1)個存在する場合、FULL信号を 出力する。これはフルを示す。

【0020】次に図2の実施の形態の動作を説明する。 書き込みデータWDATA とともに、外部から与えら れる

[0021] 【外1】

書き込み信号WR

【0022】が入力されると、それらはメモリ23を構 成する各ワードに共通して与えられる。

【0023】ライト・ポインタ・デコーダ21cはライ ト・ポインタ21の出力をデコードして、書き込み許可 信号WENをメモリ23に与える。これにより、書き込 みデータWDATA はライト・ポインタ2 1 が示すア ドレスに書き込まれる。データの書き込みが完了する と、ライト・ポインタ21は、次のデータ書き込み位置 20 を指示するため、フルでない限り、1加算する。

【0024】ここで、フルの場合に

[0025]

[外2]

書き込み信号WR

【0026】が入力されたとしても、ライト・ポインタ が示すアドレスはプリービアス・リード・ポインタ28 が示すアドレスに等しく、既に読み出しを終えたアドレ スであるから、未読データを破壊することがない。その ために、特開平6-28840号公報に記載のあるよう 30 データRDATAとして出力されるようにもできる。 な、ライト・ポインタ・デクリメンタやライト・ポイン タ・セレクタを設ける必要がない。ライト・ポインタ・ デコーダにWENを出力させないような構成を取る必要 もない。

【0027】次に、外部から与えられる [0028]

【外3】

読み出し信号RD

【0029】が入力されると、エンプティでない場合 は、リード・ポインタ・セレクタ22bはリード・ポイ 40 構成する3ビットを入力して、各ビットごとに一致検出 ンタ22の出力を選択し、リード・ポインタ・デコーダ 22 c に 出力する。

【0030】リード・ポインタ・デコーダ22cは、リ ード・ポインタ・セレクタ22bに選択されたリード・ ポインタ22の出力をデコードし、8対1セレクタ24 に与える。その結果、8対1セレクタ24はリード・ポ インタ22が示すアドレスのデータを選択し、読み出し データRDATA として外部に出力する。データの読 み出しが完了すると、リード・ポインタ22は、次のデ ータ読み出し位置を指示するため、1加算する。同時に 50 【0042】図7は2進カウンタとグレイ・コード・カ

プリーピアス・リード・ポインタ28も1加算する。 【0031】エンブティの場合に [0032]

【外4】

読み出し信号RD

【0033】が入力されると、リード・ポインタ22の 出力に代わってプリービアス・リード・ポインタ28の 出力がデコードされるので、メモリ2 3の前回読み出さ れたアドレスが再び読み出される。エンプティの場合に は、リード・ポインタ22もプリービアス・リード・ボ インタ28も1加算されず、現在の値を維持する。

【0034】一方、エンプティ・フラグ作成回路25a は常にライト・ポインタ21とリード・ポインタ22の 一致検出を行っており、未読データが無くなると両ポイ ンタの値が一致するので、EMPTY信号を出力する。 リード・ポインタ22はEMPTY信号を

[0035]

【外5】

読み出し信号RD

【0036】によりラッチし、リード・ポインタ・セレ クタ22bに与える。

【0037】ところで、リード・ポインタ・セレクタ2 2 b を配し、常にリード・ポインタ2 2 の出力をリード ・ポインタ・デコーダ22cに与えることで、エンプテ ィの場合に

[0038]

【外6】

読み出し信号RD

【0039】が入力されると、未定義データが読み出し 【0040】図3はエンプティ・フラグ作成回路25 a、フル・フラグ作成回路25bを構成する一致検出回 路の一例を示す回路図である。本実施の形態はN=3の 場合であるから、3個のXNORゲート(30~32) を持つ。A0~A2にはライト・ポインタ21を構成す る3ビットを入力する。B0~B2には、エンプティ・ フラグ作成回路25aにおいてはリード・ポインタ**2**2 を構成する3ビットを入力し、フル・フラグ作成回路2 5 b においてはプリービアス・リード・ポインタ28を を行った上でANDゲート39で論理費を取る。特開平 6-28840号公報に記載のあるような、2"個のフ リップフロップは必要ない。

【0041】なお、図3に示す一致検出回路では、入力 ビットのうち複数が同時に変化した時に出力にグリッチ を生じる場合がある。このグリッチの発生を抑制するに は、ライト・ポインタ21、リード・ポインタ22およ びプリービアス・リード・ポインタ28をグレイ・コー ド・カウンタで構成すれば良い。

ウンタの出力の差異を、N=3の場合について示す図で あり、同図(a)は2進カウンタの出力を示す図、同図 (b) はグレイ・コード・カウンタの出力を示す図であ る。1加算を繰り返し行っていく中で、2進カウンタの 出力は2 ビット同時に変化する場合があるが、グレイ・ コード・カウンタの出力は常に1ビットしか変化しな い。こういうグレイ・コード・カウンタの構成方法に関 しては、公知であるので説明を省略する。また、ライト ・ポインタ21、リード・ポインタ22にグレイ・コー コーダ2 1 c、リード・ポインタ・デコーダ2 2 cの樽 成は、ライト・ポインタ21、リード・ポインタ22に 2進カウンタを用いた場合と同じ構成で構わない。

【0043】図4はライト・ポインタ21、リード・ポ インタ22およびプリービアス・リード・ポインタ28 の動作タイミングを示す図であり、同図(a)はライト ・ポインタ21の動作タイミングを示す図、同図(b) はリード・ポインタ22およびプリーピアス・リード・ ボインタ28の動作タイミングを示す図である。本実施 の形態のライト・ポインタ21は、同図(a)に示すよ 20 うに、

[0044] [外7]

書き込み信号WR

【0045】の立ち下がりでフル・フラグ作成回路25 bが出力するFULL信号をラッチし、そのラッチした 値が0であれば、

[0046]

[外8]

書き込み信号WR

【0047】の立ち上がりで1加算する。

【0048】同様に、リード・ポインタ22およびプリ ービアス・リード:ポインタ28は、同図(b)に示す ように、

[0049]

【外9】

読み出し信号RD

【0050】の立ち下がりでエンプティ・フラグ作成回 路25aが出力するEMPTY信号をラッチし、そのラ ッチした値が0であれば、

[0051]

【外10】

読み出し信号RD

【0052】の立ち上がりで1加算する。

【0053】以上のように、FULL信号、EMPTY 信号がラッチされた後に、データの書き込み、読み出し が行われ、データの書き込み、読み出しが終了した後 に、ライト・ポインタ21、リード・ポインタ22およ びブリーピアス・リード・ポインタ28を1加算するの で、書き込み動作中にライト・ポインタが動くととはな 50 込みが行われる。

く、読み出し動作中にリード・ポインタもしくはプリー ビアス・リード・ポインタが動くこともないから、書き 込み動作、読み出し動作を安定して行うことができる。 また、書き込み中に読み出し、あるいは、読み出し中に **書き込みがあっても、正常に書き込み、読み出しを行う** ことができる。

【0054】図5はメモリ23を構成する各ワード内の 1ビット分の一例を示す図であり、同図において、51 は2対1セレクタであり、書き込み許可信号WENが1 ド・カウンタを用いた場合でも、ライト・ポインタ・デ 10 の時には入力Aを選択し、0の時には入力Bを選択して 出力する。

【0055】52はDフリップフロップであり、メモリ 23内のすべてのビットに共通の

[0056]

【外11】

書き込み信号WR

【0057】が入力されたとき入力Dに加わる信号が出 力Qにセットされる。同図において、鸖き込みデータ₩ DATAが入力されたとき、書き込み許可信号WENが 1であれば、2対1セレクタ51はWDATAを選択し てDフリップフロップ52のD入力に出力し、

[0058]

【外12】

書き込み信号WR

【0059】が入力されたタイミングで、書き込みデー タW D A T Aが D フリップフロップ 5 2 の出力Qにセッ トされる。

【0060】一方、書き込み許可信号WENが0のと き、2対1セレクタ51はDフリップフロップ52の出 30 力Qを選択して入力Dに出力するので、

[0061]

【外13】

書き込み信号WR

【0062】が入力されたタイミングで、Dフリップフ ロップ52の出力Qに再び同じ値がセットされる。

【0063】図6はメモリ23への書き込みタイミング を示す図である。書き込むアドレスを示すライト・ポイ ンタ21は前回の書き込みの終了時に1加算された時点 で確定しており、ライト・ポインタ・デコーダ21cを 40 通ることによりWENに遅延が発生しても、

[0064]

【外14】

書き込み信号WR

【0065】が新たに立ち下がるまでにWENが確定 し、次いで

[0066]

【外15】

書き込み信号WR

【0067】が立ち上がる時点で、メモリ23への書き

【0068】以上説明したように、本実施の形態におい ては、ライト・ポインタ21、リード・ポインタ22、 プリーピアス・リード・ポインタ28、および、それら の値の一致検出を行うことによりエンプティ、フルを検 出するエンプティ・フラグ作成回路25a、フル・フラ グ作成回路25bとを備えた非同期FIFO回路におい て、書き込みアドレスは前回の書き込みの終了時点で、 読み出しアドレスは

9

[0069]

【外16】

読み出し信号RD

【0070】の前縁でそれぞれ確定し、書き込み動作 中、読み出し動作中に変化することはないので、フルの 場合、エンプティの場合、どちらでもない場合のいずれ であっても、誤動作することなく確実に動作する。

【0071】また、FULL信号、EMPTY信号を [0072]

[外17]

むき込み信号WR、読み出し信号RD

タ21、リード・ポインタ22およびプリービアス・リ ード・ポインタ28の1加算は

[0074]

【外18】

書き込み信号WR、読み出し信号RD

【0075】の立ち上がりで行っているので、

[0076]

[外19]

書き込み信号WR、読み出し信号RD

間を確保できるために、ライト・ポインタ21、リード ・ポインタ22およびプリービアス・リード・ポインタ 28の1加算動作は安定して行われる。

【0078】ことで、本発明の実施の形態図2を簡略表 現した図1を用いて、特開平6-28840号公報によ る先行例よりも大幅に構成が簡単であることを説明す る。両者対応する部分には、特開平6-28840号公 報に記載の基本構成図と同じ符号を付与する。図1にお いて、ライト・ポインタ1、リード・ポインタ2、リー ド・ポインタ・セレクタ4、ライト・ポインタ・レコー 40 ダ5、メモリ6、データ・セレクタ7、エンプティ・フ ラグ作成回路8a、フル・フラグ作成回路8b、プリー ビアス・リード・ポインタ12は、それぞれ図2におけ るライト・ポインタ21、リード・ポインタ22、リー ド・ポインタ・セレクタ22b、ライト・ポインタ・レ コーダ21 c、メモリ23、リード・ポインタ・デコー ダ22cと8対1セレクタ24とを結合したもの、エン プティ・フラグ作成回路25a、フル・フラグ作成回路 25 b、プリーピアス・リード・ポインタ2 8に対応す る。先行例ではライト・ポインタ1とリード・ポインタ 50

2の両方、もしくはフル/エンプティフラグ作成回路8 a,8bに、2*個のフリップフロップを必要とするジ ョンソン・カウンタを用いるのに対して、本発明ではラ イト・ポインタ1、リード・ポインタ2、プリーピアス ·リード·ポインタ12のそれぞれに、N個のフリップ フロップを必要とする2進カウンタもしくはグレイ・コ ード・カウンタを用いれば十分であるので、Nが大きい 場合の規模の差は歴然としている。また、本発明ではジ ョンソン・カウンタを用いないので、自己回復不能なエ

ラー状態が内部に生じることがない。従って、先行例に

おいては必要なポインタ・エラー検出回路9が不要であ

【0079】なお、本実施の形態においてはプリービア ス・リード・ポインタ28は独立したNピットのカウン タを用いて構成したが、リード・ボインタ22の出力を 入力とする 1 減算回路によっても構成できる。

【0080】また図8のように、リード・ポインタ22 の出力を受けるシフトレジスタ構造とし、リード・ポイ ンタ22の前回の値をラッチするようにして、プリービ 【0073】の立ち下がりでラッチし、ライト・ポイン 20 アス・リード・ポインタ28を構成するとともできる。 [1800]

> 【発明の効果】以上説明したことから明らかなように、 本発明においては、上記のような構成としたので、次の 効果を得ることができる。

- ② メモリがフル状態の場合、エンプティ状態の場合、 どちらでもない場合のいずれであっても、データの書き 込み、読み出しが誤動作することなく確実に行われる。
- ② データの書き込み中にデータの読み出しがあって も、またデータの読み出し中にデータの書き込みがあっ 【0077】の幅の分だけ、ラッチされた信号の確定時 30 ても、正常にデータを書き込み、読み出すことができ
 - ③ 簡単な回路により、メモリのフル状態、エンプティ 状態を検出することができる。
 - ② 2*ワードのアドレスを持つメモリに対してN個の フリップフロップで構成されるカウンタを複数個持てば 十分であって、2*個のフリップフロップを備える必要 がない。
 - 5 エラー検出回路、エラー・リセット回路を設ける必 要がない。
 - 6 フル状態での書き込みを抑制する必要がなく、未読 データが破壊されることもない。

【図面の簡単な説明】

【図1】本発明の基本構成図

【図2】本発明の一実施の形態である非同期F [F〇回 路の全体構成を示す図

【図3】エンプティ・フラグ作成回路、フル・フラグ作 成回路を構成する一致検出回路の一例を示す回路図

【図4】ライト・ポインタ、リード・ポインタ、プリー ビアス・リード・ポインタの動作タイミングを示す図

【図5】メモリを構成する各ワードの中の1ビット分の

特開2001-176262

12

一例を示す図

【図6】メモリへの書き込みタイミングを示す図

【図7】2進カウンタとグレイ・コード・カウンタの出

11

力の差異を示す図

【図8】プリービアス・リード・ポインタの構成例を示 す図

【符号の説明】

1、21 ライト・ポインタ

2、22 リード・ポインタ

4、22b リード・ポインタ・セレクタ

5、21c ライト・ポインタ・デコーダ

6.23 メモリ

*7 データ・セレクタ

8a、25a エンプティ・フラグ作成回路

8b、25b フル・フラグ作成回路

12、28 プリーピアス・リード・ポインタ

22c リード・ポインタ・デコーダ

24 8対1セレクタ

30 XNORゲート(1)

31 XNORゲート(2)


32 XNORゲート(3)

10 39 ANDゲート

51 2対1セレクタ

52 Dフリップフロップ

[図3]



[図4]

(a) WR ライト・ポインタを1加算 FULL信号をラッチ (ラッチしたFULL信号が1の場合は加算しない)


(b)

RD


EMPTY信号をラッチ

リード・ポインタとプリーピアス・リード・ポインタを 1 加算 (ラッチしたEMPTY信号が1の場合は加算しない)


[図1]



(図2)




[図5]




51:2717777077

【図7】



【図8】



22:リード・ポインタ

28:ブリーピアス・リード・ポインタ

٠